从一线工程师到知识分享者，二十年只做一件事——把芯片做好
芯片专家老李Ai，在半导体行业摸爬滚打了二十年（2006–2026）。职业生涯横跨芯片设计、封装设计、测试验证、质量管理、可靠性工程多个领域，曾在 NXP 海外先进封装工厂深入一线。
从 0.13μm 到 3nm 工艺节点，从简单 MCU 到数十亿晶体管 AI 加速器，从单芯片到 Chiplet 堆叠——见证并参与了半导体行业最具变革的二十年。
2018 年开始在微信公众号「芯片专家老李Ai」发表技术文章，至今已积累数百篇原创内容，累计读者覆盖国内主流 EDA 与封装设计团队。
RTL → 物理实现 → DFM → Mask — 熟悉从架构定义到 Tape-out 的完整设计流，精通 PPA 三角权衡与跨团队协作。
2.5D/3D IC 封装设计方法论：中介层规划、RDL 走线、TSV 设计、微凸块布局、多芯片协同与 Chiplet 集成。
双工具链精通：Siemens (Innovator3D IC / Calibre / Xpedition) + Cadence (APD / Integrity / PVS)，及跨工具数据协同。
CP/FT 测试策略、可靠性验证（HTOL/HAST/TCT）、失效分析、RMA 管理——打通从晶圆到客户应用的完整质量闭环。
五本书，从通识到系统集成，一条完整的芯片实战路径。每本书独立成体系，合在一起覆盖从芯片设计到封测应用的完整知识地图
精选技术文章，覆盖芯片设计、封装验证、EDA 工具实战。同步发布于微信公众号、B站、小红书
深入解析 UCIe 标准下的中介层设计要点，涵盖 RDL 布线策略、TSV 布局、热管理及跨 chiplet 信号完整性优化。
Siemens 与 Cadence 双工具链的全流程映射对比，助你快速切换工具生态。
一张图看懂封装全流程：减薄、划片、贴片、打线、塑封、植球、切割、测试——每个环节的关键控制点与常见问题。
基于 AEC-Q100 标准，详解车规芯片可靠性验证项目的试验条件、失效机理与工程判断方法。
回顾二十年来芯片设计方法学的变迁：从传统 RTL 设计到基于 Chiplet 的异构集成，以及 AI 驱动的 EDA 工具趋势。
四本书的视频宣传片——看老李亲述二十年踩坑经验如何凝练为这套实战丛书。
技术交流 · 书籍咨询 · 企业培训 · 项目合作
无论是技术问题探讨、书籍购买咨询，还是企业内训与项目合作，都欢迎联系。
企业培训服务：
提供 EDA 封装验证、先进封装设计、芯片可靠性工程等主题的企业内训课程，支持线上线下结合。可定制化课程内容，匹配团队实际需求。
关注我
多平台同步更新，随时随地获取芯片行业实战干货
微信公众号
首发深度技术文章，每周更新
行业趋势解读 + 实战案例分析 + 答疑互动
Bilibili
视频版技术分享
EDA 工具操作演示 + 封装设计流程 + 案例实战讲解
小红书
图文并茂的知识卡片
芯片科普 + 封装知识 + EDA 小技巧 + 行业见闻